연세소식

[사진 1. 임성일 교수]

 

물리학과 임성일 교수 연구팀이 부경대학교 금속공학과 박지훈 교수와 공동연구를 통해 깊은 일함수를 갖는 것으로 알려진 나피온 유기 고분자층을 두께 5nm(나노미터)로 패턴화해 2차원 반도체를 선택적으로 도핑하는 원천기술을 개발했다. 

 

이 기술을 통해 단위면적당 1013cm-2 이상의 고농도의 정공을 2차원 반도체인 이셀레늄화 텅스텐(WSe2)과 이텔러륨화 몰리브덴 (MoTe2)에 안정적으로 도핑하는 것이 가능해졌다. 2차원 반도체의 선택적 영역에 안정적인 도핑이 가능해진 것은 이번 연구가 세계 최초다.   

 

이번 연구는 오세웅 박사과정 연구원이 제1저자로 참여했으며, 연구교수 배희선 박사가 공동제1저자로, 물리학과 이연진, 최영재 교수가 협력 연구했다. 연구 결과는 세계적인 재료공학 분야 학술지인 ‘재료과학 및 공학 보고(Materials Science and Engineering R: Reports, IF 31.6)’에 4월 21일 온라인으로 게재됐다.

 

기존의 2차원 반도체 도핑은 두가지 측면에서 한계가 있었다. 첫째, 이온주입법으로 선택영역 도핑이 가능했던 3차원 반도체와는 달리 2차원 반도체에서는 이온주입이 어려워 선택영역 도핑이 거의 불가능했다. 둘째, 유기박막 또는 무기막으로 2차원 반도체 표면에 전하를 전이하는 도핑은 온도, 환경, 시간에 따라 매우 불안정해 대부분 안정적인 선택영역 도핑에 실패했다.    

[그림 1. (왼쪽부터) 나피온 극박막에 의하여 'Y' 모양 영역에 정공 도핑된 이차원 반도체 WSe2의 표면전위, 'Y' 모양 나피온 극박막의 3차원 형상]

 

연구팀은 이번 연구에서 일함수가 5.5 eV 이상으로 매우 큰 고분자막 ‘나피온’을 전자빔 방법으로 패턴한 후, 그 위에 2차원 반도체 WSe2 와 MoTe2를 전사해 매우 과다한 정공 도핑을 유도하는 데 성공했다. 최종 패턴된 극박막 나피온의 두께는 약 5nm였으며, 패턴으로 도핑된 영역의 표면전위는 다른 영역에 비해 뚜렷한 전위차를 나타냈다. 이러한 전위차는 Hall 측정 결과, 단위면적당 1013cm-2 이상 고농도 전하가 도핑되었음이 확인됐다. 

 

과다 도핑된 영역의 면저항은 30-40 kΩ수준으로 도핑되지 않은 영역의 면저항(수백 MΩ)에 비해 매우 낮았다. 이는 2차원 반도체 집적회로(IC)의 저항성분으로 이용될 수 있을 정도이며, 트랜지스터 소자의 접촉저항 감소에도 효과적이다.

[그림 2. (왼쪽부터) 소스-드레인 접촉 영역과 채널 전체가 도핑된 WSe₂ 소자(R1)와 소스-드레인 접촉 영역만 도핑된 소자(R2)에 대한 광학현미경 사진 및 단면 모식도, 소자 R1과 R2의 전류-전압 특성 곡선]

 

특히, 2차원 WSe2 채널 하부게이트 트랜지스터 소자의 소스-드레인 접촉부위에 도핑했을 때 접촉저항은 수 kΩ-μm 수준으로 감소했으며 전하 이동도는 100 cm2/V-s 이상을 기록했다. 이러한 높은 전하 이동도는 낮은 접촉저항과 함께 2개월 이상 상온 대기압 하에서 유지되었으며, 섭씨 250도 이상 질소분위기에서 안정적으로 유지돼 현재까지 보고된 연구결과 중 가장 안정적인 도핑 안정성을 보여주었다.     

 

기존에 보고된 표면 전하 전이 도핑법이 2차원 반도체 상부표면을 이용한 것이었다면 이번 연구는 반도체의 하부표면을 강하게 도핑하는 방식이라는 점에서 차별성을 가진다. 도핑물질과 반도체의 계면이 대기 중에 노출되지 않기 때문에 도핑의 안정성이 확보되며, 이러한 방식에 적합한 특수 물질로 나피온 극박막 고분자가 활용됐다.

[그림 3. (왼쪽부터) 서로 다른 나피온 도핑 면적을 가진 세 소자의 광학현미경 사진, 3차원 상부 게이트 소자 모형, 게이트 전압-드레인 전류 곡선 및 이동도]

 

또한, 연구팀은 소자응용으로 상부게이트 트랜지스터 채널에 도핑의 선택영역을 최적화해 도핑효과를 극대화했다. 소스-드레인의 접촉영역뿐만 아니라 채널영역까지 도핑을 확대해, 수 볼트 이하 저전압 구동과 함께 60 cm2/V-s 이상의 고이동도를 확보했다.       

이번 연구는 세계 최초로 2차원 반도체의 선택영역에서 안정적인 도핑에 성공했다는 점에서 큰 의의가 있다. 이는 향후 2차원 반도체 집적회로 설계뿐만 아니라 후공정(Back end of line process) 분야에도 실질적인 기여를 할 것으로 기대된다.  

 

한편, 연구는 우리 대학교의 대표 연구지원 사업인 연세시그니처 클러스터사업과 과기정통부 중견연구사업 및 나노재료기술개발사업의 지원을 받아 수행됐다.